Moore's Law and The Future of [Technology] Economy

Le coût d’un die est égal au coût d’un wafer divisé par le nombre de dies par wafer. Le coût de production du wafer est défini par les inputs et les opérations de production, plus les amortissements. Ces coûts ne dépendent pas de ce qui est gravé – cela s’est le coût de conception du circuit. En conséquence, le coût d’un die se mesure par sa surface, affectée d’un coefficient définissant les conditions technologiques et économiques d’équipement et d’opération de la fab. Le coût de fabrication des circuits intégrés se juge au mm².

Après la fabrication du wafer, il faut encore séparer les dies, les tester, et les packager pour leur donner la forme de chips avec des branchements intégrables sur des cartes électroniques. On utilise d’ailleurs maintenant des procédés où l’on empile, donc dans la troisième dimension, des dies pour réaliser un SiP, ou System-in-Package. C’est un début de réalisation de circuits en trois dimensions.

Mais avant cela il faut tester les dies. En effet certains comportent des défauts dus à de multiples facteurs : poussière, imperfection d’une des étapes du procédé, etc. Le yield (rendement) est la mesure clé d’une fab de nanoélectronique, qui donne la proportion de dies corrects par wafer. Ce yield est amélioré au fur et à mesure de la mise en service d’une nouvelle ligne de production, il atteint 50 à 70% au début, pour être porté à 90% après un an, si tout va bien. En effet la loi de Moore impose de régulièrement changer, et quelquefois révolutionner l’ensemble de la chaîne de production.

Comme on l’a vu, plus le wafer est grand, moins le coût par die est élevé, à conditions technologiques et économiques équivalentes. Cela a conduit l’industrie de la microélectronique à augmenter la taille des wafers pour les tailles de gravure les plus « agressives » – c’est-à-dire à motif élémentaire petit. On est passé de galettes de 50 mm en 1970 à 100 en 1975, 150 à la fin des années 80, 200 dans les années 90, 300 en 2001. Ces dates sont approximatives, tous les industriels n’ayant pas commencé la production en même temps. On prépare actuellement le passage au 450 mm pour dans quelques années. Pour autant, l’industrie utilise plusieurs générations en même temps, toutes les puces n’exigeant pas les finesses de gravure extrêmes.

Le problème, c’est que plus la taille des wafers est grande, plus l’usine est chère. Cette augmentation des coûts d’investissement est aussi liée à l’augmentation des prix des équipements pour suivre la loi de Moore et aller vers des motifs plus petits. Une fab 300 mm d’aujourd’hui coûte dans les 3 à 4 milliards de dollars; une fab 450 mm pourrait coûter de 10 à 20 milliards de dollars. Il se pourrait que le monde ne puisse s’en payer que trois ! Ce qui n’est bien sûr pas sans poser de problèmes : que se passe-t-il si l’une d’entre elles vient à être indisponible, sachant que l’économie mondiale repose dans l’intimité de ses processus sur des dizaines de milliards de puces, dont les plus avancées ne sont pas les moins importantes ?

En outre, le passage à une taille de wafer plus grande « révolutionne » le savoir-faire acquis pour obtenir des yields potables. Le passage au 300 mm a été douloureux, qu’en sera-t-il du passage au 450 mm ?

Mais le passage au 450 mm devrait provoquer une baisse du coût par die estimée à 25%, l’intérêt est donc irrésistible.

La baisse du coût du transistor de base s’accompagne d’une augmentation des coûts fixes pour produire un chip. On a déjà mentionné l’augmentation du coût des masques. Si vous voulez vendre une puce 10 $ avec des masques qui coûtent 10 millions de dollars, il vous faut en vendre un million pour simplement couvrir le coût des masques ! Dans les technologies les plus agressives, l’ordre de grandeur du nombre minimal de pièces est désormais plutôt autour de 5 à 10 millions. Les petites séries sont condamnées.

En outre, il y a les coûts de conception, qui augmentent en raison de la complexité des circuits, liée elle-même au nombre de transistors qu’ils comportent. Nous incluons cet aspect de conception de circuits dans le second versant de la loi de Moore, car il s’agit fondamentalement de logique, et pas de physique ou de chimie appliquée à des procédés de fabrication. Mais nous verrons que les méthodes, outils et compétences de conception ne suivent pas contrairement à la loi de Moore une loi exponentielle, et que la conception d’un chip avec deux fois plus de transistors a des chances de coûter (bien) plus que le précédent design. Des projets de 300 à 500 millions de dollars pour une seule puce ne sont pas rares, les amortir augmente encore d’un ou deux ordres de grandeur la taille du marché visé pour rendre l’affaire rentable.

Comme on le voit, la loi de Moore mise en œuvre du côté de la production parvient bien à faire baisser le coût de l’unité de calcul de façon exponentielle, mais c’est au prix d’un besoin de croissance du marché elle aussi exponentielle. En outre, comme nous le verrons ensuite, cela explique la nécessité et le succès des puces génériques : mémoire et surtout processeurs universels, programmés par logiciel.

Moore’s Law and the Future of [Technology] Economy de Jean-Luc Dormoy est mis à disposition selon les termes de la licence Creative Commons Attribution – Pas d’Utilisation Commerciale – Partage à l’Identique 3.0 non transposé.
Basé(e) sur une oeuvre à mooreslawblog.com.